你好,欢迎访问达普芯片交易网!|  电话:010-82614113

您现在的位置是:达普芯片交易网 > 新闻资讯 > 科技成果

DC-DC开关电源的效率优化

发布时间:2022-09-20阅读:881

 

normal; font-variant: normal; font-weight: 400; letter-spacing: 0.5px; line-height: 28px; margin-bottom: 15px; margin-left: 0px; margin-right: 0px; margin-top: 0px; orphans: 2; padding-bottom: 0px; padding-left: 0px; padding-right: 0px; padding-top: 0px; text-align: left; text-decoration: none; text-indent: 28px; text-transform: none; -webkit-text-stroke-width: 0px; white-space: normal; word-spacing: 0px; word-wrap: break-word;">这一期为大家分享的是:DC-DC开关电源的效率优化。

display: inline !important; float: none; background-color: transparent; color: rgb(47, 47, 47); cursor: text; font-family: "微软雅黑"; font-size: 16px; font-style: normal; font-variant: normal; font-weight: 400; letter-spacing: normal; line-height: 27.2px; orphans: 2; text-align: left; text-decoration: none; text-indent: 0px; text-transform: none; visibility: visible; -webkit-text-stroke-width: 0px; white-space: normal; word-spacing: 0px; word-wrap: break-word; zoom: 1;">

- 效率的定义 -

DC-DC开关电源的效率是指输出功率比上输入功率,是影响整机功耗的重要指标,计算公式如下:

pointer; margin-bottom: 0px; margin-left: 0px; margin-right: 0px; margin-top: 0px; padding-bottom: 0px; padding-left: 0px; padding-right: 0px; padding-top: 0px; text-decoration: none; word-break: break-all;" rel="lightbox-img">block; margin-bottom: 0px; margin-left: 0px; margin-right: 0px; margin-top: 0px; max-width: 620px; padding-bottom: 0px; padding-left: 0px; padding-right: 0px; padding-top: 0px; vertical-align: middle;" alt="07d41362-3896-11ed-ba43-dac502259ad0.png" src="http://images.elecfans.top/uploads/20220920/07d41362-3896-11ed-ba43-dac502259ad0.png" />

我们希望效率越高越好,这样整体的损耗就越低,对于笔记本电脑或者手机来说,可以获得更长的续航。一般来说,由于存在各种损耗,效率是无法达到100%的,DC-DC开关电源的损耗主要来源为:

功率器件损耗

PCB走线损耗

下面为大家分析一下这两种损耗。

- 损耗分析 -

前面提到了开关电源的损耗主要来自功率器件的损耗和PCB走线的损耗:

01功率器件损耗

DC-DC功率器件主要是MOS管和电感,因此损耗也主要来自这两个器件。

MOS管的损耗主要包括开关损耗和导通损耗以及体二极管造成的损耗:

(1)MOS开关损耗:High Side MOS在开启和关断的过程中,出现电压和电流交叠区,如下图所示,t1~t3这段时间。因此在开启和关断的过程都会出现较大的损耗,计算公式如下:

07e628a4-3896-11ed-ba43-dac502259ad0.png

08006cf0-3896-11ed-ba43-dac502259ad0.png

(MOS开启过程)

Low Side MOS的开关过程是在dead TIme结束时,此时体二极管续流,因此VDS较低,通常认为是软开关。

(2)MOS导通损耗:High Side MOS和Low Side MOS在导通的时候都会存在损耗,跟MOS的导通电阻Rdson和电流有效值Irms相关:

081baa60-3896-11ed-ba43-dac502259ad0.png

(3)dead TIme损耗:这里主要是指Low Side MOS的体二极管在dead TIme期间续流产生的损耗以及反向恢复时产生的损耗。

体二极管存在导通压降和电流,这部分会产生损耗:

083432a6-3896-11ed-ba43-dac502259ad0.png

反向恢复损耗:体二极管反向恢复时,上管还处在导通过程中,VDS维持在VIN,如下图所示:

084e2666-3896-11ed-ba43-dac502259ad0.png

计算公式如下:

08753792-3896-11ed-ba43-dac502259ad0.png

(4)电感损耗:电感损耗主要分为线圈损耗和磁芯损耗,线圈损耗是电感铜线的直流电阻造成的损耗,磁芯损耗主要是电感磁特性造成的。

08912dc6-3896-11ed-ba43-dac502259ad0.png

(电感电流波形)

线圈损耗可以用如下公式计算:

08a693f0-3896-11ed-ba43-dac502259ad0.png

磁芯损耗跟磁芯材料强相关,很难计算,需要联系电感厂商获取。

02PCB走线损耗

主板上的走线通过铜箔实现,因此也会存在阻抗,当电流流过时,便会产生损耗。如下图所示,输入电流路径从源端到DC-DC输入存在RPCB1和RPCB2,输出电流路径从DC-DC输出到设备存在RPCB3和RPCB4。

08bdb594-3896-11ed-ba43-dac502259ad0.png

输入和输出路径的阻抗造成的损耗如下:

08e892e6-3896-11ed-ba43-dac502259ad0.png

- 如何提高效率-

前面分析了各种损耗产生的原因,主要是功率器件和PCB阻抗,因此要降低损耗,也主要从这两个方面入手。

01High Side MOS选型

High Side MOS的开关损耗跟开关频率和MOS的栅极电荷Qg相关,因此可以通过降低开关频率,或者选用Qg较小的MOS来减小开关损耗;而导通损耗主要跟MOS的Rdson相关,因此需要减小Rdson才能减小导通损耗。

同一系列的MOS,Qg和Rdson是两个对立的参数,Qg小的对应Rdson比较大,Rdson小的对应Qg比较大,因此需要折中。对于输入和输出压差较大的buck应用,由于占空比D较小,High Side MOS的电流有效值Irms也较小,导通损耗占比小,主要还是开关损耗,因此High Side MOS优先选择Qg较小的型号。

02Low Side MOS选型

Low Side MOS的主要损耗就是导通损耗,因此更小的Rdson可有效降低损耗。

03MOS封装

Rdson不仅跟MOS的芯片设计相关,跟封装也有较大的关系,如下图所示:

09008c34-3896-11ed-ba43-dac502259ad0.png

(1)传统打线方式的MOS,金属线上存在较大的寄生电阻,并且两颗MOS在PCB上也会引入寄生电阻。

(2)Dual-NMOS则是将两颗MOS放在同一个封装内,通过一大块铜箔相连,大幅减小了打线引起的寄生电阻。

(3)Single-die的DrMOS或者converter,将MOS和驱动电路或控制电路都做在同一颗芯片上,这样就可以将寄生电阻做到最小。

因此,想要获得更高的效率,推荐采用single-die的DrMOS或者converter。晶丰明源提供的功率级方案(DrMOS,converter)都是single-die的设计,可以获得更高的效率。

04Low Side MOS 并联肖特基二极管

通过前面的分析我们可以得知,在dead TIme这段时间,Low Side MOS的体二极管导通造成损耗,这个部分跟开关频率和二极管导通压降成正比,因此可以降低开关频率或者采用dead time更小的MOS驱动芯片,或者外部并联肖特基二极管,减小VSD。

另外,在High Side MOS开启的时候,体二极管反向恢复造成损耗,也可以通过并联肖特基二极管的方式来减小(肖特基二极管反向恢复更快,造成的Qrr更小)。

0919de82-3896-11ed-ba43-dac502259ad0.png

05电感选型

电感的损耗主要是线圈损耗和磁芯损耗,在磁芯材料相同的情况下,可选用DCR较小的电感,减小线圈损耗。

06减小PCB走线损耗

可通过增大铜箔的横截面积和优化DC-DC模块的摆放位置来减小PCB走线的寄生电阻产生的损耗。

(1)在走线距离不变的情况下,减小PCB走线的寄生电阻,可以通过增大铜箔的横截面积来实现,主要是增加铜箔的宽度和厚度。

0939c8be-3896-11ed-ba43-dac502259ad0.png

(2)PCB空间限制,铜箔不能无限制增加宽度和厚度,此时可以优化DC-DC模块的位置来减小损耗。

主要分为两种情况:DC-DC输出只给一个device供电;DC-DC输出同时给多个device供电。

PCB整体损耗如下:

0961028a-3896-11ed-ba43-dac502259ad0.png

在两种极限情况下:(1)DC-DC无限靠近device,RPCB_total=RPCB_IN;(2)DC-DC无限靠近输入端,RPCB_total=RPCB_OUT;功耗分别为PLOSS(PCB)_1 =I²IN X RPCB_total和PLOSS(PCB)_2 =I²OUT X RPCB_total;由于IOUT>IIN,第一种情况功耗明显小于第二种。因此,只有一个device的情况下,DC-DC模块应靠近device摆放。

097303a4-3896-11ed-ba43-dac502259ad0.png

对于单个DC-DC模块给多个device供电的情况(例如3.3V,5V电源),需要将DC-DC模块靠近电流最大的device摆放。

0983d972-3896-11ed-ba43-dac502259ad0.png

07DC-DC工作模式

DC-DC有两种工作模式:不连续导通模式(DCM)和连续导通模式(CCM)。一般来说,到重载下都会进入CCM,轻载下有的IC是工作在DCM,有的IC工作在FCCM(Force CCM)。

09ac399e-3896-11ed-ba43-dac502259ad0.png

FCCM在电感电流到0后,下管仍然保持导通状态,会出现负电流,这部分能量消耗在下管上面,对输出没有贡献,导致效率低。DCM则是电感电流到0后,下管关断,不会有额外的能量损失,效率较高。

如下是我司一颗converter产品,分别设置DCM和FCCM的效率对比,可以看到轻载下DCM的效率要高很多,重载都是处于CCM,没有差异。

09c0f8e8-3896-11ed-ba43-dac502259ad0.png

08多相切换

除了前面介绍的效率优化手段,还有一种比较特殊的应用:多相DC-DC,一般用于CPUGPU等主芯片的核心供电。

多相DC-DC的特点在于工作相数的选择。如果无论负载电流多大,都全相工作,轻载下就会造成额外的开关损耗,因此需要根据负载电流来调节工作的相数,以便达到最优的效率曲线。

单相的效率曲线一般如下所示,轻载时随着电流增大,效率升高,到峰值后出现转折,随着电流增大,效率降低。

09e31e78-3896-11ed-ba43-dac502259ad0.png

因此,对于多相应用,需要在效率较高的区间内增加相数,以维持整体效率曲线处于较高的位置,如下图蓝色实线所示。

09ff931e-3896-11ed-ba43-dac502259ad0.png

相数切换的方式一般有两种:主芯片发命令或信号给电源控制器;电源控制器根据负载电流自动切换。

晶丰明源的数字控制器支持自动切相功能:

如下图所示,电源控制器根据负载电流自动增加或减少相数,可以通过寄存器设定切换的电流阈值和迟滞。

0a2d4426-3896-11ed-ba43-dac502259ad0.png

- 总结-

优化整体效率的方法总结如下:

MOS参数优化,上管选择Qg更小的型号,下管选择Rdson小的型号

选用集成MOS方案,最好是single die的DrMOS或converter

下管并联肖特基二极管

减小电感DCR

增加PCB走线的铜箔宽度和厚度

对于buck应用,DC-DC模块靠近device端摆放

DC-DC轻载设置为DCM模式

合理选择多相控制器增加或减少相数的阈值  

热点排行

在线人工客服

点击这里给我发消息

点击这里给我发消息

点击这里给我发消息

010-82614113

客服在线时间周一至周五
9:00-17:30