未来5G高频通讯芯片封装将向AiP技术和扇出型封装技术发展

 
台湾研究机构近日预测，未来5G高频通讯芯片封装将向AiP技术和扇出型封装技术发展。
随着5G时代的到来，封装技术的发展将随着无线通讯规格的变化而改变。5G无线通讯规格可能分为频率低于1GHz、主要应用在物联网领域的5G IoT、4G演变而来的Sub-6GHz频段以及5G高频毫米波频段。
其中，5G IoT和5G Sub-6GHz预计将继续维持3G和4G时代结构模组，也就是分为天线、射频前端、收发器和数据机等四个主要的系统级封装(SiP)和模组，而更高频段的5G毫米波，则采用将天线、射频前端和收发器整合成单一系统级封装。

　　在天线的整合封装方面，由于频段越高、天线越小，5G时代的天线或将以AiP(Antenna in Package)技术其他零件共同整合到单一封装内。
AiP是基于封装材料与工艺，将天线与芯片集成在封装内，实现系统级无线功能的一门技术。 AiP技术顺应了硅基半导体工艺集成度提高的潮流，为系统级无线芯片提供了良好的天线解决方案，因而深受广大芯片及封装制造商的青睐。
谐振型天线的辐射效率与其电尺寸密切相关，天线最大增益更是受到物理口径的严格限制。传统的民用通信频率多工作在10GHz以下，为使天线达到可以实用的效率，需要大大增加原有芯片封装的长宽高。这样对小型化和低成本都很难有贡献，反而是更大的副作用。
随着无线通信的发展，10GHz以下频谱消耗殆尽，民用通信终于在近几年转移向资源更广阔的毫米波段。 顾名思义，毫米波段波长在1-10mm这个量级。片上天线的尺寸可以小于一般的芯片封装。这就为AiP的实用带来了新的机遇。
而扇出型封装(Fan-out)可整合多芯片，且效能比以载板基础的系统级封装要佳，所以看好扇出型封装技术在未来5G射频前端芯片整合封装中的应用。
扇出型晶圆级封装(FOWLP)的英文全称为(Fan-Out Wafer Level PackagingP)，其采取拉线出来的方式，成本相对便宜;FOWLP可以让多种不同裸晶，做成像WLP制程一般埋进去，等于减一层封装，假设放置多颗裸晶，等于省了多层封装，有助于降低客户成本。此时唯一会影响IC成本的因素则为裸晶大小。
FOWLP封装最早在2009~2010年间由Intel提出，仅用于手机基带芯片封装。
2013年起，全球各主要封测厂积极扩充FOWLP产能，主要是为了满足中低端智能手机市场，对于成本的严苛要求。FOWLP由于不需要使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升芯片商产品竞争力。
联发科副处长许文松曾指出，扇出型封装解决了过往技术难以提升I/O 密度的瓶颈，扇出型封装具备超薄、高I/O 脚数等优势，是消费性电子产品、物联网设备中非常理想的封装技术选择，如智能手机中使用的图形芯片、存储器、影像传感器等，通过扇出型封装，能在紧密空间中达到更经济、有效率的高互连密度。
为了实现高速率、高容量和低延迟的5G网络目标，需要引进大量的新技术，封装技术也扮演着至关重要的角色，相信AiP和扇出型封装技术会在5G到来时得到更广泛的应用。